Verilog es un lenguaje de descripción hardware (Hardware Description Language, HDL) utilizado para describir sistemas digitales, tales como procesadores, memorias o un simple flipflop. Esto significa que realmente un lenguaje de descripción hardware puede utilizarse para describir cualquier hardware (digital) a cualquier nivel.
La descripción de un diseño en Verilog comienza con la sentencia: module ; En segundo lugar se declaran las entradas/salidas: input/output señal; Seguidamente se describe el módulo/diseño.
Para este Lab quisimos crear este componente en Verilog ya que es mucho mas sencillo. A continuación encontraremos el código utilizado.
Como podemos observar, el anterior componente tiene 2 entradas que son A y B. Y tiene 3 salidas donde A y B son iguales, A es mayor y por último B es mayor.
Para crear el componente simplemente creamos su símbolo, y luego le damos click derecho y seleccionamos la opción de generar Verilog.
Fundamentos de Circuitos Digitales PSOC 