Ejercicios en Verilog

En esta practica de laboratorio se crearon 3 componentes que ya teníamos hechos en esquemáticos pero con una diferencia, esta vez es en Verilog!! Los 3 componentes diseñados fueron: Un sumador de 4 BITS, un Deco de 2 a 4 y por ultimo un multiplicador de 8 BITS. Una de las princiales ventajas de verilog es que en algunos casos es mucho mas sencillo de hacer y la mas importante es que ocupa menos P-Terms de nuestra PSOC por lo cual estamos ahorrando memoria de procesamiento.

A continuación, mostrare el codigo para el sumador de 4 BITS:

Siguiente a esto esta el código del deco 2a4:

Y por ultimo encontraremos el Codigo del multiplicador de 8 Bits.

Para concluir podemos observar que estos componentes en verilog son mucho mas sencillos que hacerlos en forma esquemática.